

Сумматор Скланского, Radix-2, 16-ти битный

Sklansky Radix-2




Рис.1. Граф генератора переносов сумматора Скланского, Radix-2, 16-ти разрядного.




Рис.2. Снимок модели двоичного сумматора Скланского, Radix-2, 16-ти битного (2-х байтного), в логическом симуляторе [Atanua/Win32 1.0.081116 - Personal Edition](http://andserkul.narod.ru/AdderRadix2Sklansky16bit.atanua).

Код модели двоичного сумматора Скланского, Radix-2, 16-ти битного (2-х байтного), в логическом симуляторе Atanua/Win32:

<http://andserkul.narod.ru/AdderRadix2Sklansky16bit.atanua>

Двоичный сумматор Скланского, Radix-2, 16-ти битный (2-х байтный), в виде системы логических уравнений:

```

'--- Step 0 -----
P000 = A0 XOR B0 '1dt
G000 = A0 AND B0 '1dt

P001 = A1 XOR B1 '1dt
G001 = A1 AND B1 '1dt

P002 = A2 XOR B2 '1dt
G002 = A2 AND B2 '1dt

P003 = A3 XOR B3 '1dt
G003 = A3 AND B3 '1dt

P004 = A4 XOR B4 '1dt
G004 = A4 AND B4 '1dt

P005 = A5 XOR B5 '1dt
G005 = A5 AND B5 '1dt

P006 = A6 XOR B6 '1dt
G006 = A6 AND B6 '1dt

P007 = A7 XOR B7 '1dt
G007 = A7 AND B7 '1dt

P008 = A8 XOR B8 '1dt
G008 = A8 AND B8 '1dt

P009 = A9 XOR B9 '1dt
G009 = A9 AND B9 '1dt

P010 = A10 XOR B10 '1dt
G010 = A10 AND B10 '1dt

P011 = A11 XOR B11 '1dt
G011 = A11 AND B11 '1dt

P012 = A12 XOR B12 '1dt
G012 = A12 AND B12 '1dt

P013 = A13 XOR B13 '1dt
G013 = A13 AND B13 '1dt

P014 = A14 XOR B14 '1dt
G014 = A14 AND B14 '1dt

P015 = A15 XOR B15 '1dt
G015 = A15 AND B15 '1dt

```

```

'--- Step 1 -----
G100 = G000 '1dt
G101 = G001 OR (P001 AND G000) '3dt

P102 = P002 '1dt
G102 = G002 '1dt

P103 = P003 AND P002 '2dt
G103 = G003 OR (P003 AND G002) '3dt

P104 = P004 '1dt

```

G104 = G004	'1dt
P105 = P005 AND P004	'2dt
G105 = G005 OR (P005 AND G004)	'3dt
P106 = P006	'1dt
G106 = G006	'1dt
P107 = P007 AND P006	'2dt
G107 = G007 OR (P007 AND G006)	'3dt
P108 = P008	'1dt
G108 = G008	'1dt
P109 = P009 AND P008	'2dt
G109 = G009 OR (P009 AND G008)	'3dt
P110 = P010	'1dt
G110 = G010	'1dt
P111 = P011 AND P010	'2dt
G111 = G011 OR (P011 AND G010)	'3dt
P112 = P012	'1dt
G112 = G012	'1dt
P113 = P013 AND P012	'2dt
G113 = G013 OR (P013 AND G012)	'3dt
P114 = P014	'1dt
G114 = G014	'1dt
P115 = P015 AND P014	'2dt
G115 = G015 OR (P015 AND G014)	'3dt
'--- Step 2 -----	
G200 = G100	'1dt
G201 = G101	'3dt
G202 = G102 OR (P102 AND G101)	'5dt
G203 = G103 OR (P103 AND G101)	'5dt
P204 = P104	'1dt
G204 = G104	'1dt
P205 = P105	'2dt
G205 = G105	'3dt
P206 = P106 AND P105	'2dt
G206 = G106 OR (P106 AND G105)	'3dt
P207 = P107 AND P105	'3dt
G207 = G107 OR (P107 AND G105)	'5dt
P208 = P108	'1dt
G208 = G108	'1dt
P209 = P109	'2dt
G209 = G109	'3dt

```

P210 = P110 AND P109          '2dt
G210 = G110 OR (P110 AND G109) '3dt

P211 = P111 AND P109          '3dt
G211 = G111 OR (P111 AND G109) '5dt

P212 = P112                    '1dt
G212 = G112                    '1dt

P213 = P113                    '2dt
G213 = G113                    '3dt

P214 = P114 AND P113          '2dt
G214 = G114 OR (P114 AND G113) '3dt

P215 = P115 AND P113          '3dt
G215 = G115 OR (P115 AND G113) '5dt

'--- Step 3 -----
G300 = G200                    '1dt
G301 = G201                    '3dt
G302 = G202                    '5dt
G303 = G203                    '5dt
G304 = G204 OR (P204 AND G203) '7dt
G305 = G205 OR (P205 AND G203) '7dt
G306 = G206 OR (P206 AND G203) '7dt
G307 = G207 OR (P207 AND G203) '7dt

P308 = P208                    '1dt
G308 = G208                    '1dt

P309 = P209                    '2dt
G309 = G209                    '3dt

P310 = P210                    '2dt
G310 = G210                    '3dt

P311 = P211                    '3dt
G311 = G211                    '5dt

P312 = P212 AND P211          '4dt
G312 = G212 OR (P212 AND G211) '7dt

P313 = P213 AND P211          '4dt
G313 = G213 OR (P213 AND G211) '7dt

P314 = P214 AND P211          '4dt
G314 = G214 OR (P214 AND G211) '7dt

P315 = P215 AND P211          '4dt
G315 = G215 OR (P215 AND G211) '7dt

'--- Step 4 -----
G400 = G300                    '1dt, C1
G401 = G301                    '3dt, C2
G402 = G302                    '5dt, C3
G403 = G303                    '5dt, C4
G404 = G304                    '7dt, C5
G405 = G305                    '7dt, C6
G406 = G306                    '7dt, C7

```

```

G407 = G307 '7dt, C8
G408 = G308 OR (P308 AND G307) '9dt, C9
G409 = G309 OR (P309 AND G307) '9dt, C10
G410 = G310 OR (P310 AND G307) '9dt, C11
G411 = G311 OR (P311 AND G307) '9dt, C12
G412 = G312 OR (P312 AND G307) '9dt, C13
G413 = G313 OR (P313 AND G307) '9dt, C14
G414 = G314 OR (P314 AND G307) '9dt, C15
G415 = G315 OR (P315 AND G307) '9dt, C16

```

```

' --- Sum -----
S0 = P000 ' 1dt
S1 = P001 XOR G400 ' 2dt
S2 = P002 XOR G401 ' 4dt
S3 = P003 XOR G402 ' 6dt
S4 = P004 XOR G403 ' 6dt
S5 = P005 XOR G404 ' 8dt
S6 = P006 XOR G405 ' 8dt
S7 = P007 XOR G406 ' 8dt
S8 = P008 XOR G407 ' 8dt
S9 = P009 XOR G408 '10dt
S10 = P010 XOR G409 '10dt
S11 = P011 XOR G410 '10dt
S12 = P012 XOR G411 '10dt
S13 = P013 XOR G412 '10dt
S14 = P014 XOR G413 '10dt
S15 = P015 XOR G414 '10dt
S16 = G415 ' 9dt, s16=C16=Cout

```

Программа проверки логических уравнений двоичного сумматора Склянского, Radix-2, 16-ти битного (2-х байтного), на TurboBasic'e:
<http://andserkul.narod.ru/R2SKL16.bas>

Так как параллельно префиксные сумматоры, в том числе и сумматор Склянского, строятся не последовательным соединением блоков с единицей переноса на входе, а целиком двухаргументными (двухоперандными), то в них исчезают понятия «полусумматор» и «полный сумматор», но сохраняются понятия «двухаргументный» и «трёхаргументный» (с единицей переноса на входе), причём «трёхаргументные» (с единицей переноса на входе) теоретически возможны, но практически в них нет почти никакой нужды.

Литература:

1. [IMPLEMENTATION OF 32 BIT BRENT KUNG ADDER USING COMPLEMENTARY PASS TRANSISTOR LOGIC](#) By NOEL DANIEL GUNDI. 2.8 Tree Adders. 2.8.1 Sklansky, p.18, Figure 2.5 16-bit Sklansky Adder.
2. [Parallel prefix adders](#). Kostas Vitoroulis, 2006. Presented to Dr. A. J. Al-Khalili. Concordia University. 1960: J. Sklansky - conditional adder.
3. [Delay Analysis of Parallel-Prefix Adders](#). Geeta Rani, Sachin Kumar. Figure 8: 16-bit Sklansky Conditional-Sum Adder
4. [Сумматор Склянского, Radix-2, 4-х битный](#). Куликов А. С.

5. [Сумматор Склянского, Radix-2, 4-х битный, CMOS версия. Куликов А. С.](#)
6. [Сумматор Склянского, Radix-2, 8-ми битный. Куликов А. С.](#)
7. [Сумматор Склянского, Radix-3, 4-х битный. Куликов А. С.](#)
8. [Сумматор Склянского, Radix-3, 8-ми битный. Куликов А. С.](#)
9. [Сумматор Склянского, Radix-4, 4-х битный. Куликов А. С.](#)
10. [Сумматор Склянского, Radix-4, 8-ми битный. Куликов А. С.](#)
11. [Сумматор Склянского, Radix-4, 16-ти битный. Куликов А. С.](#)
12. [Сумматор Склянского, Radix-8, 8-ми битный. Куликов А. С.](#)
13. [Сумматор Склянского, Radix-8, 16-ти битный. Куликов А. С.](#)
14. [Сумматор Склянского, Radix-16, 16-ти битный. Куликов А. С.](#)

Приложение 1.

[TurboBasic 1.0](#)

Куликов А.С., Россия-Русь, Москва, Царицыно, версия 2022.02.10.