

Троичные счётные триггеры




Рис.1. Блок-схема троичного трёхбитного («трёхпроводного») счётного триггера (троичного трёхбитного Т-триггера).

Счётные троичные трёхбитные триггеры строятся так же, как и счётные двоичные триггеры, заведением петли обратной связи в двухступенчатом («непрозрачном») троичном трёхбитном DD-триггере по схеме Master-Slave (Ведущий-Ведомый), как показано на рис.1. В блоке FT1 размещается троичный трёхбитный логический элемент FT1N7, FT1N11 или FT1N21, определяющий направление счёта (направление вращения) вверх или вниз (вправо или влево) или останов счёта (останов вращения) без останова или отключения тактового генератора CLK.

В отличие от двоичных счётных триггеров, в которых из-за сдвига фазы в $\pm 180^\circ$ не различается направление счёта, в троичных счётных триггерах из-за сдвига фазы в $\pm 120^\circ$ различаются две разновидности троичных счётных триггеров: с прямым счётом (с правым вращением на шаг в 120° , суммирующие, шаг +1) и с обратным счётом (с левым вращением на шаг в -120° , вычитающие, шаг -1).

Направление счёта (направление вращения) определяется суммарным сдвигом фазы в троичном счётном (вращающем) триггере.

Суммарный сдвиг фазы определяется суммарным сдвигом фазы внутри обоих D-триггеров: внутри ведущего D-триггера и внутри ведомого D-триггера; и суммарным сдвигом в обоих соединениях: ведущего D-триггера с ведомым D-триггером и ведомого D-триггера с ведущим D-триггером.

Сдвиг фазы внутри ведущего и ведомого D-триггеров и в двух соединениях между ведущим и ведомым D-триггерами осуществляется простейшими и более сложными трёхбитными троичными логическими элементами.

В каждой частной цепи сдвига фазы, внутри ведущего и ведомого D-триггеров и в цепях соединения между ними может быть не один, а несколько логических элементов сдвига фазы. В этом случае сдвиг фазы всей частной цепи определяется суммарным сдвигом фазы всех логических элементов частной

соединительной цепи.

Общий суммарный сдвиг фазы в троичном счётном триггере определяется суммой сдвигов во всех четырёх частных цепях сдвига фазы: в двух цепях сдвига фазы внутри ведущего и внутри ведомого D-триггеров и в двух цепях сдвига фазы между ведущим и ведомым и между ведомым и ведущим D-триггерами.

Очевидно, что проще всего применить одинаковые ведущий и ведомый D-триггеры без внутреннего сдвига фазы и цепь связи без сдвига фазы (логический элемент FT1N21, YES, «буфер», «повторитель») между ведущим и ведомым D-триггерами, а в цепи обратной связи с ведомого D-триггера на ведущий D-триггер применить простейшие цепи сдвига фазы — троичные трёхбитные («трёхпроводные») логические элементы FT1N7 (Cyclic Shift Up, Rotate Right, вращение вправо на $+120^\circ$, шаг +1) или FT1N11 (Cyclic Shift Down, Rotate Left, вращение влево на -120° , шаг -1), при элементе FT1N21 (Yes, повторитель) счёт (вращение) триггера останавливается без выключения или отключения тактового генератора CLK.

Ведущий D-триггер и ведомый D-триггер могут быть как одинаковыми, так и разными, как с прямым кодированием тритов $(0,1,2)=(001,010,100)$, так и с инверсным кодированием тритов $(0,1,2)=(110,101,011)$, как на логических элементах NOR4 или NOR3 с расширителем количества входов OR2, так и на логических элементах NAND4 или NAND3 с расширителем количества входов AND2, а также и по многим другим схемам.

Одной из большого множества возможных реализаций троичного трёхбитного («трёхпроводного») счётного триггера является приведённый на рис.2 и рис.3 троичный трёхбитный («трёхпроводный») счётный триггер с обратным счётом (с левым вращением на -120° , вычитающий, шаг -1) на троичных трёхбитных («трёхпроводных») S0S1S2-триггерах на 3-х логических элементах NOR4 (4-in NOR, 4-ИЛИ-НЕ) «23» А. Turecki из [RCA Corporation](http://www.rca.com) (USA) с запатентованным автором названием «COUNTER CIRCUITS».




Рис.2. Блок-схема троичного трёхбитного («трёхпроводного») счётного триггера (троичного трёхбитного Т-триггера) «23» А. Turecki.




Рис.3. Троишный трёхбитный («трёхпроводный») счётный триггер с обратным счётом (с вращением влево на -120° , вычитающий, шаг -1) на троичных трёхбитных S0S1S2-триггерах на 3-х логических элементах NOR4 («COUNTER CIRCUITS») «23» А. Turecki [1].

В троичном трёхбитном счётном триггере «23» А. Turecki (Patent US3,508,033 «COUNTER CIRCUITS» (Fig.2. и Fig.3. («23»))) [1] на троичных трёхбитных S0S1S2-триггерах на 3-х логических элементах NOR4 (Рис.3. Fig.2.) применены разные ведущий и ведомый троичные трёхбитные («трёхпроводные») D-триггеры.

Ведущий троичный трёхбитный D-триггер без сдвига фазы внутри троичного трёхбитного D-триггера и ведомый троичный трёхбитный D-триггер с внутренним сдвигом фазы на -120° .

Фазу внутри ведомого троичного трёхбитного («трёхпроводного») D-триггера сдвигает троичный трёхбитный («трёхпроводный») логический элемент FT1N11 (Cyclic Shift Down, Rotate Left on 120° , RotL) внутри ведомого троичного трёхбитного D-триггера в цепи связи между входным трёхбитным ключом на 3-х логических элементах AND2 и входными цепями управления внутреннего троичного трёхбитного S0S1S2-триггера (троичного подобия двоичного RS-триггера с установочными входами (двоичного S0S1-триггера)).

Во внешних цепях связи между ведущим троичным трёхбитным D-триггером и ведомым троичным трёхбитным D-триггером и между ведомым троичным трёхбитным D-триггером и ведущим троичным трёхбитным D-триггером сдвига фазы нет.

Литература:

1. [Троичный трёхбитный счётный триггер без установочных входов. Куликов А.С.](#)

2. [Троичный трёхбитный счётный триггер \(Т-триггер\) с установкой ведущего D-триггера. Куликов А.С.](#)
3. [Троичный трёхбитный счётный триггер \(Т-триггер\) с установкой и ведущего и ведомого D-триггеров. Куликов А.С.](#)
4. [A. Turecki, COUNTER CIRCUITS, US Patent 3,508,033. Patented Apr. 21, 1970. Filed Jan. 17, 1967. \(Fig.2. и Fig.3. \("23"\)\).](#)

Андрей Куликов, Россия-Русь, Москва, Царицыно, версия 2019.08.28.